无线电爱好网

 找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

无线电爱好网 首页 技术应用
本站直销
订阅

技术应用

第三节 双极结型三极管
第三节 双极结型三极管
第三节 双极结型三极管   半导体三极管在英文中称为晶体管(Bipolar Junction Transistor----BJT),半导体三极管有两大类型,一是双极型半导体三极管,二是场效应半导体三极管。这一小节讨论双极型半导体三极管 ...
分类:    2014-3-23 20:35
稳压管
稳压管
稳压管稳压二极管是应用在反向击穿区的特殊硅二极管。稳压二极管的伏安特性曲线与硅二极管的伏安特性曲线完全一样,稳压二极管的符号和伏安特性曲线如图1.2.7所示。           (a)符号         ...
分类:    2014-3-23 20:33
二极管几个主要参数
二极管几个主要参数 1.最大整流电流IF IF是指二极管长期使用时允许通过的最大正向平均电流,电流过大会导致二极管烧坏。 2.最大反向工作电压UR 因为二极管具有单向导通性,所以在工作时不可避免地要承受反向电压 ...
分类:    2014-3-23 20:32
二极管的伏安特性
二极管的伏安特性
二极管的伏安特性在PN结的两端加上电极引线并用外壳封装起来,就构成了二极管,其中阳极接P区,阴极接N区,其符号如图1.2.4所示,图中箭头的方向为正向电流的方向。图1.2.4 二极管符号二极管的种类很多,按不同的功 ...
分类:    2014-3-23 20:30
第二节 半导体二极管
第二节 半导体二极管
第二节 半导体二极管一、PN结及其单向导电性1.PN结中载流子的运动将P型半导体和N型半导体结合后,由于它们交界面两侧分别是空穴和自由电子的高浓度区,因此在交界面处空穴和自由电子会发生从高浓度区向低浓度区的 ...
分类:    2014-3-23 20:28
二、杂质半导体
二、杂质半导体
二、杂质半导体在本征半导体中掺入某些微量杂质元素,可使半导体的导电性发生显著变化。掺入的杂质主要是三价或五价元素,掺入杂质的本征半导体称为杂质半导体。要注意,这里的杂质半导体是在提纯的本征半导体中掺入 ...
分类:    2014-3-23 15:28
半导体器件
半导体器件
第一节 半导体的特性 本节重点在于学习本征半导体、杂质半导体、多子、少子等概念,了解PN结形成的基本原理,根据物体的导电能力,可以把它们划分成为导体、半导体和绝缘体。半导体是指导电能力介于导体和绝缘体之 ...
分类:    2014-3-23 15:26
Verilog HDL基本模块说明
通过上面的实例可看出,一个设计是由一个个模块(module)构成的。一个模块的设计如下: 1.模块内容是嵌在module 和endmodule两个语句之间。每个模块实现特定的功能,模块可进行层次的嵌套,因此可以将大型的数字电 ...
分类:    2014-3-23 15:19
Verilog HDL的基本语法
模块(module)是Verilog的基本描述单位,用于描述某个设计的功能或结构及与其他模块通信的外部端口。模块在概念上可等同一个器件就如我们调用通用器件(与门、三态门等)或通用宏单元(计数器、ALU、CPU)等,因此 ...
分类:    2014-3-23 15:18
以反相器为例说明数字电路的设计、制造流程
以反相器为例说明数字电路的设计、制造流程
例:以反相器为例说明数字电路从设计到制造的全流程。反相器(inventer)的RTL级功能描述方法1 module inverter(A,Y); input   A; output  Y; assign Y=~A; endmodule 方法2 module inverter(A,Y); ...
分类:    2014-3-23 15:13
Verilog HDL的抽象级别
Verilog HDL的抽象级别
Verilog HDL语言本身提供了各种层次抽象的表述,可以用详细程度有很大差别的的多层次模块组合来描述一个电路系统,如图2所示: 行为级:技术指标和算法的Verilog描述 RTL级:逻辑功能的Verilog描述 门级:逻辑结构的 ...
分类:    2014-3-23 15:03
Verilog HDL和VHDL的比较
Verilog HDL和VHDL都是用于逻辑设计的硬件描述语言,并且都已成为IEEE标准。VHDL是在1987年成为IEEE标准,Verilog HDL则在1995年才正式成为IEEE标准。之所以VHDL比Verilog HDL早成为IEEE标准,这是因为VHDL是美国军 ...
分类:    2014-3-23 15:02
硬件描述语言分类与Verilog简介
硬件描述语言目前比较流行的有两种:VHDL和Verilog HDL: VHDL -比Verilog HDL早几年成为IEEE标准; -语法/结构比较严格,因而编写出的模块风格比较清晰; -比较适合由较多的设计人员合作完成的特大型项目(一百 ...
分类:    2014-3-23 15:01
什么是硬件描述语言HDL?
硬件描述语言(HDL)是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想,然后利用电子设计自动化(在下面简称为EDA)工具进行仿真,再自动综 ...
分类:    2014-3-23 14:59
数字集成电路设计流程
数字集成电路设计流程
随着电子设计技术的飞速发展,专用集成电路(ASIC)和用户现场可编程门阵列(FPGA)的复杂度越来越高。数字通信、工业自动化控制等领域所用的数字电路及系统其复杂程度也越来越高,特别是需要设计具有实时处理能力的 ...
分类:    2014-3-23 14:57

相关分类

赞助广告

QQ|关于本站|小黑屋|Archiver|手机版|无线电爱好网 ( 粤ICP备15040352号 ) 无线电爱好技术交流5 无线电爱好技术交流1无线电爱好技术交流9开关电源讨论群LED照明应用、电源无线电爱好技术交流4无线电爱好技术交流8无线电爱好技术交流10无线电爱好技术交流11

粤公网安备 44030702001224号

GMT+8, 2025-5-12 11:07 , Processed in 0.249601 second(s), 11 queries .

Powered by Discuz! X3.4 Licensed

Copyright © 2001-2020, Tencent Cloud.

返回顶部