安森美1200V碳化矽MOSFET M3S系列設計注意事項，您知道嗎？

安森美 (onsemi) 1200V碳化矽 (SiC) MOSFET M3S系列專注於提高開關性能，相比於第一代1200V碳化矽MOSFET，除了降低特定電阻RSP (即RDS(ON)*Area) ，還針對工業電源系統中的高功率應用進行了優化。此前我們描述了M3S的一些關鍵特性以及與第一代相比的顯著性能提升，本文則將重點介紹M3S產品的設計注意事項和使用技巧。

由於NTH4L022N120M3S的閾值電壓具有 NTC，因此在最高結溫TJ(MAX) = 175°C時具有最低值。即使數據表中的典型VGS(TH)為2.72V，但在考慮樣品25%的工藝變化和溫度係數的最壞情況下，它可能會降至1.5V。這意味著超過1.5V的噪聲會導致開啟。這具有很大的潛在風險，因此需要考慮抑制噪聲，這使得設計變得困難和複雜。

即使成功抑制，由於電橋應用中的米勒電容器，可能會因所謂的寄生導通效應而導通，如圖9 (a)所示。當上開關導通時，下開關兩端的電壓變化為dVCE/dt。電流通過寄生米勒電容CGD和外部電阻流入地。該電流可近似表示為CGD*dVCE/dt，會在路徑中的電阻器上產生壓降。如果電壓超過閾值電壓，即使在關斷後也會引發寄生導通。

圖9 (b)中的紅色波形顯示了通過該路徑測得的電流。電流峰值與dv/dt成正比，並導致電阻器兩端產生峰值電壓。這意味著該電流將限制外部柵極電阻（RG（ON）和RG（OFF））的選擇。圖9 (c)是峰值電壓值，通過電流乘以路徑中的總外部電阻RG(EXT) 計算得出。較高的 RG(EXT)會導致較高的電壓尖峰，因此面臨意外開啟的風險。如果VGS(TH)為2.72V並且不使用負偏壓，則RG(EXT) = 4.7Ω，因寄生導通的可能性較高，所以要限制使用。而RG(EXT)= 2Ω則沒有問題。在所有dv/dt範圍內避免超過VGS(TH)的情況。增加RG(EXT)可以降低dv/dt，但要計算增加RG(EXT)後dv/dt的減少值，電壓峰值增加值，這將導致在電橋應用中，選擇合適的電阻變得困難。

有四種緩解方案可以建議，第一種是單獨導通和關斷柵極電阻以改變電阻，第二種是在柵極和源極之間添加電容以分流米勒電流，第三種是使用負柵極偏置電壓來提高閾值電壓， 最後是使用額外的電晶體進行有源米勒鉗位。避免此問題的有效且簡單的方法是使用負電源電壓。圖9(c)中，如果施加-3V，則實際閾值電壓變為5.72V，因此可以更靈活地選擇柵極電阻。

(a) 寄生導通機制


(b) 測量的米勒電流與 dv/dt

(c) VGS 尖峰峰值電壓與 dv/dt 的關係

圖 9. 寄生導通現象

與矽MOSFET通常使用10V和IGBT通常使用15V作為柵極驅動電壓不同，碳化矽MOSFET由製造商根據不同的VGS(OP)條件或根據每個產品進行推薦。這可能意味著該技術尚未成熟，仍然有許多挑戰需要克服，例如SiC/SiO2界面缺陷、溝道遷移率差、柵極氧化物質量和VGS(TH)穩定性問題。

隨著正柵極偏壓的增加，導通電阻(RDS(ON))降低，並且使外部碳化矽SBD的導通開關損耗(EON)降低，但關斷開關損耗(EOFF)沒有大的變化，如圖10（a）和（b）所示。需要在柵極驅動電路設計上更仔細，並會導致更高的柵極驅動損耗。增加的電壓和不可避免的電壓尖峰將對柵極氧化物造成更大的壓力。眾所周知，較高的正偏壓會導致VGS(TH)產生更大的漂移，從而導致RDS(ON)和EON/EOFF等電氣性能下降。

負柵極偏壓增加到負值，關斷開關損耗 (EOFF) 會降低，導通開關損耗 (EON) 沒有變化，如圖 10 (c) 所示。在體二極體中，正向電壓 (VF) 增加，如圖10 (d)所示，這是由於VGS=0V時溝道關閉不穩定以及負偏壓增加時，溝道電流減少所致。反向恢復特性會稍微變差。同樣，也會對柵極氧化層產生更大的應力，因此可能導致VGS(TH)發生更大的漂移，並且高電源電壓可能會給柵極驅動電路設計增加複雜性。

綜上，一般建議1200 V M3S產品採用−3/18V，如“VGS(OP)，推薦工作柵極電壓”部分所述，這是通過綜合考慮性能和可靠性，提出的優化建議。可以選擇不同電壓來優化每個應用的工作狀態。例如，如果設計人員希望體二極體具有較低的VF，並且可以接受EOFF增加，那麼0V驅動是不錯的選擇。如果不能滿足 EMI 規定，並且在效率和熱性能方面有足夠的餘量，那麼15V驅動將是一個不錯的選擇。

圖 10. 根據VGS的性能

在開關性能方面，RG(EXT)越小，開關損耗越低。但是，對柵極的強驅動會導致di/dt和dv/dt過高，電路板中的寄生電感和電容會導致電壓和電流急劇尖峰，以及高頻L/C諧振。設計人員應找到合適的RG(EXT)，以滿足符合EMI下的最佳性能。

圖11(a)描述了一般開關波形中EMI干擾的主要來源。所有這些EMI源都與di/dt和dv/dt有關。高di/dt導致寄生電感上的電壓尖峰L*di/dt，高dv/dt導致寄生電容中的電流尖峰C*di/dt。並且兩者都會觸發數十或數百MHz的L/C諧振振盪，直接影響EMI。

圖11(b)表明，在相同的反向恢復條件下，EON由導通di/dt主導，而EOFF由關斷dv/dt主導。在開關性能和EMI之間處於權衡關係。如果VGS(OP)固定，則可以通過RG(EXT)來控制，因此需要優化RG(EXT)。如果PCB布局不好，寄生參數很高，可能無法通過給定的di/dt和dv/dt滿足EMI規範，如果沒有機會進一步修改PCB布局以最小化寄生元件，則需要通過增加RG(EXT)來降低di/dt和dv/dt。才有可能滿足EMI規範，代價是犧牲系統效率。
(a) 開關中的EMI源

(b) di/dt和dv/dt通過RG(EXT)

圖 11. EMI考慮因素

本應用筆記介紹了安森美1200V M3S碳化矽MOSFET與第一代SC1相比的主要特性，可以看出M3S取得了顯著的改進，如表3所示。圖12顯示了系統的實際性能，在40kHz開關頻率下測量的5kW升壓變換器的效率。結果明確顯示M3S比SC1表現更好，特別是在輕負載下，在該範圍內開關性能占主導地位，因此說M3S是更適合高開關頻率應用的產品。

表 3. 主要性能比較匯總表，所有數據均在同一測試台上、在一個典型樣品的條件下進行測量。（VGS = −3 / 18V，RG(EXT) = 4.7Ω，VDS = 800V，ID= 40A，Lσ = 30nH, 14A灌/拉驅動器, 25°C, di/dtRR = 2A/ns)


圖 12.  5kW升壓轉換器的測量效率