信号调理的第一级是用低通滤波器级滤除与微控制器输出相关的任何瞬态噪声。集成 ESD 箝位齐纳（以接地端子为基准）限制输入端子观察到的电压摆幅。发生过压事件时，数字输入被箝位至比 GND 电位小一个二极管压降的电压，而在电池反向情况下，这些齐纳二极管击穿，电流通过串联栅极电阻来限制。迟滞电路（由 MOSFET 和其栅极上的可调分压器级组成）调理输入命令并驱动开关，如图 39 所示（迟滞电路包含在标记为 VIN_HYST 的模块中）。迟滞防止器件重复切换，这最有可能发生在高噪声输入信号的情况下（经过输入滤波器级后，一些低频噪声仍未被滤波）。

图39：输入信号电平和迟滞

如图 39 所示，输入信号定义了两个主要逻辑电平。V_{INL_MAX}是确保输出FET关断的最大低电平电压；V_{INH_MIN}是确保输出FET导通的最小高电平电压。这些电平在相应的产品数据表中均有提及。这两者之间的任何输入电平都会产生一个未定义状态，输出FET可能导通或关断。应避免这种情况，换言之，应用微控制器应避免输入信号电平在V_{INL_MAX}和V_{INH_MIN}之间。图39还解释了输入迟滞的概念。在输入信号噪声较高的情况下，没有迟滞可能导致晶体管在超过导通所需阈值后重复导通和关断。添加迟滞可确保晶体管保持导通，直到输入信号的下降跃迁超过迟滞阈值，从而防止不必要的开关和相关的开关能量损耗。应注意的是，图39中定义的迟滞阈值 (V_{IN_HYST}) 只是典型情况，它可以在两个逻辑电平定义的窗口内变化。在下降输入跃迁时，虽然输出FET应在低于迟滞阈值时关断，但只有低于V_{INL_MAX}，才能“保证”其关断。因此，必须重申，应用应避免使用V_{INL_MAX}和V_{INH_MIN}之间的所有信号电平。关于典型V_{IN_HYST}电平，参见产品数据表。

在迟滞模块之后，开关控制馈入控制逻辑模块的命令，然后驱动电荷泵开启/关闭输出级。此外，该信号也被馈送到用于诊断的电流检测控制。诊断使能/禁用 (DEN) 信号也采用了与图38所示类似的电路模块。

图37中的电路接口描绘了一个单通道器件。如果是多通道器件，则对器件内的所有通道复制该输入控制电路。对于所有通道的输入和输出，推荐外设电路保持不变。模拟电流检测输出一般由所有通道共享，数字通道选择输入（详见多通道器件的产品数据表）将不同通道的检测输出复用为单个 CS 输出。微控制器与此数字通道选择输入和控制电路模块（器件内部）的接口与其他数字输入相同。

达到理想的开关性能是所有 MOSFET 的主要运行要求。这包括实现期望的开关速度并为期望的负载提供足够的驱动能力，同时尽可能地降低开关期间的损耗。安森美高边 SmartFET 旨在满足各种范围和类型的负载的开关要求。本部分讨论高边 SmartFET 在切换典型应用负载——阻性、电感和灯泡（容性）负载——时的行为。

阻性负载是非常典型的应用环境；随着LED越来越多地用于汽车照明解决方案（包括车内和车外照明——参见阻性负载部分），阻性负载的推动力是多方面的。阻性负载虽然与非对称极性挑战（电感负载、继电器等存在此类挑战）无关，但常常需要更高的开关速度以及动态电流检测和诊断，例如LED负载的PWM。此外，如果使用同一器件交替切换高瓦数灯泡负载和LED灯串，则从一个负载到另一个负载的转换应该是平滑的，而且除了高功率驱动能力（对于灯泡而言）之外，还应有LED负载所需的精密电流检测。

图40中的理想化波形集描绘了阻性切换下的输出行为：

图40：阻性切换期间的输入和输出跃迁

电压波形轨迹上的时间间隔和相应的时序标记如图 40 所示。定义如下（除非数据表中另有说明）：

t_{d_on}：从输入命令的上升沿到10%输出电压的延迟时间

t_on：从输入命令的上升沿到90%输出电压的总导通时间

t_{d_off}：从输入命令的下降沿到90%输出电压的延迟时间

t_off：从输入命令的下降沿到10%输出电压的总关断时间

S_Ron：导通期间从输出电压的30%到70%的压摆率

S_Roff：关断期间从输出电压的70%到30%的压摆率

导通和关断压摆率的相对差异称为压摆率匹配度。某些安森美高边器件（如 NCV84012A、NCV84008A 等）集成了睡眠模式特性（通常当输入命令和诊断控制均已停用一定时间时），用以降低漏电流水平。在器件从睡眠模式激活的情况下，导通时间可能不同于通常的导通时间。有关睡眠模式下开关时间间隔的规格，参见相应的产品数据表。

导通和关断延迟主要与使能和禁用电荷泵有关，压摆一般由功率FET栅极的有源电路控制。这些时序参数是根据负载电阻、电池电压、环境温度等一组条件指定的。这些条件和时序规格可在特定产品数据表中查找。如前所述，切换负载时需要考虑电流检测和诊断延迟（电流检测时序参数参见图 56）。PWM频率和占空比的设置应使得器件能够在输入命令的每个周期输出比例检测电流并报告故障（如果有）。安森美的高边SmartFET系列可满足大多数汽车负载的开关速度要求。

开关能量损失主要取决于输入电容 (CGS)、转移电容 (CGD) 和输出电容 (CDS) 的充放电。这些电容是器件寄生效应造成的，主要取决于几何特征尺寸。具有较大活性硅面积的晶体管的 RDS(ON) 可能较低（因此导通损耗更低），但由于器件电容增加，开关损耗可能相当大。所有这些因素都要在设计和布局阶段考虑，以实现理想性能。此外，这些损耗还取决于应用频率，OEM 在定义需求规格时应予以考虑。

较高开关速度虽然有助于降低开关损耗并满足PWM要求，但由于可能违反EMI/EMC要求，因此在应用中不一定总是可取的。为此，器件的速度需要受控，有时甚至要降低，以确保符合所需的EMI性能。图41更好地说明了压摆率控制概念。

图41：阻性切换期间具有压摆率控制的输入和输出跃迁

如上面的波形所示，当电荷泵使能时，输出FET导通相对较慢。随后是栅极电荷快速斜坡上升，当输出达到其稳态电平（即晶体管完全导通）时，电荷泵调节并拉回栅极电荷，以避免任何过冲。调节机构可能存在，也可能不存在，这取决于具体控制技术（参见电荷泵——工作原理部分）。在关断时，栅极电荷被迅速移除，因为电荷泵在开始时被禁用，接着是缓慢的受控放电。这些快速或稳定栅极充电（和放电）的不同区域使设计能够在实现所需开关速度的同时控制EMI性能。应注意的是，图41中的斜率跃迁显示得相当明显，目的是将该机制概念化。实际上，输出电压过渡是平滑的，不涉及任何扭结或突降。

除上述EMI影响外，当负载大于标称值时，有些器件的压摆率会降低（尤其是导通压摆率）。此类负载一般可在应用的短路事件中观察到——可以是“软短路”或“硬短路”，具体取决于短路阻抗。减慢导通轨迹可改善对限流曲线的控制，允许在试图以高电流水平调节输出级的同时减少甚至（在某些情况下）消除振荡。因此，在负载短路时常常会牺牲开关速度（以及相应的开关能量）和压摆率匹配，以换取限流情况下无过冲/欠冲的稳定运行。

在保险丝替代应用中，很少需要外部可编程压摆率来区分导通（起动后）和短路事件。上电时从外部降低压摆率可提供下游容性负载通电所需的浪涌电流。另一方面，快速导通压摆率会导致输出电流迅速上升至短路阈值，从而使输出级永久闩锁。虽然安森美高边SmartFET目前不提供外部可编程压摆率特性，但上述重负载下的压摆率控制是朝着保险丝替代解决方案的目标方向迈出的一步。应用中很少需要（周期性）切换保险丝，因此替代保险丝的SmartFET的开关速度和PWM要求不像其他传统应用那么严格。

继电器和电感负载对于大多数汽车应用的运行是必不可少的。电感负载在输出端不会以相同的极性切换，在电感反激事件期间需要限制输出端的逆向电压摆幅。这通常利用漏极-栅极过压保护二极管Z_CL来完成。图42为电感切换场景的示意框图。

图42：电感切换框图

当输入命令变为高电平时，电感充电至峰值电流，该峰值电流由电感的大小、漏极电位V_D、线路电阻R_L和“停留时间”（器件导通的持续时间）决定。此时的输出电位为V_D-V_DSON。一旦输入命令变为低电平，输出电流便开始衰减，电感两端产生一个电压，以对抗此电流衰减。由于电感中的放电电压和电流极性相反，因此输出端观察到负摆幅。在没有过压保护箝位二极管的情况下，此摆幅将受到体二极管击穿（或雪崩）电压的限制。这种情况可能对器件造成压力，因为芯片上的受限区域（在体二极管附近）将导通高电流密度，可能导致芯片上产生局部“热点”。此外，电感切换期间每次体二极管雪崩都可能损害其长期可靠性。为了避免这种情况，器件关断时会使能一个有源栅源电路，它控制由漏栅箝位二极管、栅源阻抗和电感负载组成的导通路径。当栅源阻抗两端的电压达到器件所需的输入阈值时，输出FET导通并导通电感释放的电流，返回路径通过电池和电源地。这种机制被称为“有源箝位”，在这种情况下，电流密度分布在功率FET的整个有源区域，防止形成任何局部电流制约通道。在输出电压由微控制器检测的应用中，有源箝位限制微控制器观察到的输出电压幅度，从而保护其 I/O 接口。如果电池在电感反激事件期间断开（或电池连接丢失），则感应放电的返回路径将由控制逻辑电路的保护二极管和器件的接地阻抗网络组成。此电路路径不是为应对如此高功率事件而设计的，可能会受损。这种情况可以通过采用续流二极管来避免，它会为感应放电提供返回路径。