闩锁效应的形成原理和测试流程

01Latch up概念

在CMOS电路中，存在寄生的PNP和NPN晶体管,它们相互影响在VDD与GND间产生一低阻通路，形成大电流，烧坏芯片，这就是闩锁效应，简称latch-up。

02重要性

随着IC特征尺寸越来越小，集成度越来越高，闩锁效应发生的可能性越来越高，这个现象极为重要，因为它有可能导致整个芯片彻底报废。所以，在质量检测（QUAL测试）中，latch-up是一个必须检查的项目，而且它和静电放电（ESD）防护也是密切相关的

03形成原理

晶体管之间存在PN结。当一个PNP晶体管的集电极连接到NPN晶体管的基极时，如果结反向偏置电压超过一定阈值，就会发生Latch-up现象，如图表1所示。

▲图表1

正常工作情况下，三极管是截止的，不会发生Latch up现象。受到外界来自电源，I/O，ESD静电泄放的干扰时，当一个PNP晶体管被激活时，它通过连接的NPN晶体管的基极转导电流，导致NPN晶体管也被激活，形成一个正反馈回路，电流在这个结构里面不断放大，最终超过芯片承受范围，使得芯片被烧坏。

▲图表2

图中电路结构左半部分相当于一个P管放大电路，右半部分相当于一个N管放大电路，且它们的输入输出首尾相连，形成一个正反馈环路。当受到干扰时，PNP管打开，PNP管输出端产生电流I1，I1流经NPN管放大成I2又输入到PNP管的基极，从而导致PNP管的输出端电流I1继续增加，I1增加又导致经NPN管放大后的I2增加，从而形成正反馈环路，电流不断增加。

电路中出现一个低电阻的路径（图表2红色线条所示），导致异常电流流过，这会导致电路失去控制，可能导致器件的损坏或电路功能的失效。

04测试流程

Latch-up测试是集成电路可靠性测试的重要项目之一，主要用于检测芯片在异常电压或电流条件下是否会出现闩锁效应（Latch-up）。

1测试标准

Latch up测试主要依据JESD78F标准进行测试，该标准中将Latch-up测试分为电流测试(I-test) 和电压测试(V-test)。

2测试准备条件

(1)测试温度（室温25℃或特殊温度）;

(2)芯片引脚定义(POWER , GND , INPUT, OUTPUT ,I/O) ;

(3)供电引脚(POWER)及IO引脚(INPUT, OUTPUT ,I/O) 的最大工作电压。

3测试内容

▲图表3

上表为测试闩锁效应的条件及分类：正向电流测试≥100 mA ；负电流测试≥ -100 mA ；电压测试1.5VCCmax或者MSV, 其中MSV表示（Maximum Stress Voltage）最大允许工作电压。

电流测试 I-test，用于测试非电源管脚；电压测试 V-test 用于测试电源管脚。其中I-test又有正向注入/负向抽取两种，正向注入电流会使得端口电压升高，负向抽取电流会使得端口电压降低。

V-test的测试流程

(1)对所有输出和I/O悬空，所有输入管脚置于高电平偏置，所有VDD分别加电为对应的Vmax电压，测量各VDD到GND的漏电流I-pre。

(2)对待测管脚施加V-test源，触发电压取1.5×VCCmax或MSV，触发时间一般取10ms。

(3)去除触发源后将被测管脚复原，测量漏电流I-post，进行失效判断。

（如果I-pre≤25mA, 失效标准为I-post> I-pre+ 10 mA；如果I-pre> 25 mA，失效标准为I-post> 1.4 × I-pre）

(4)如果没有发生Latch-up，对所有输出和I/O悬空，将所有输入管脚都置于低电平偏置，所有VDD分别加电为对应的Vmax电压，测量各VDD到GND的漏电流I-pre，重复实验。

(5)重复以上步骤，直到每个电源Vsupply管脚（或管脚组合）都通过测试。

▲图表4

图表4为V-test波形。

I-test的测试流程

(1) 对所有非待测的输出和I/O悬空，所有输入管脚置于高电平偏置，所有VDD分别置于对应的Vmax电压

(2)测量各VDD到GND的漏电流I-pre。

(3)对待测管脚施加I-test源，正电流触发限压取该测试管脚的1.5 × VmaxOP，负电流触发限压取该测试管脚的-0.5×Vmax，触发时间一般取10ms。

(4)去除触发源后将被测管脚复原，测量漏电流I-post，进行失效判断。

（如果I-pre≤25mA, 失效标准为I-post> I-pre+ 10 mA；如果I-pre> 25 mA，失效标准为I-post> 1.4 × I-pre）

(5)如果没有发生Latch-up，对所有未接受测试的输出和I/O悬空，将所有输入管脚都置于低电平偏置，所有VDD分别加电为对应的Vmax电压，测量各VDD到GND的漏电流I-pre，重复实验。

(6)重复以上步骤，直到所有IO管脚都通过测试(除待测试管脚外的其他非输入的IO管脚均悬空)。

▲图表5

图表5为I-test的正电流及负电流测试波形

特殊功能管脚

某些芯片会具有特殊的功能管脚，例如LDO管脚既可作为电源管脚也可作为输出管脚，这些芯片的管脚能为其他芯片或器件提供偏置。而针对这类管脚，使用I-test还是V-test需要根据实际应用情况来确定。