那么Vdrop=VRboot+∆VBS/2不再成立,而变成Vdrop=∆VBS,波形见图4。 这时: 这样自举电压的跌落就比较小,而且可以忽略自举电阻上的压降,只与自举电容决定的纹波有关。 图4:Vdrop波形:条件占空比远大于4倍的自举电阻和电容的时间常数/Ts 最小占空比 上面的分析是为最小占空比设计做铺垫,现在步入主题:
|
粤公网安备 44030702001224号|关于本站|小黑屋|Archiver|手机版|无线电爱好网
( 粤ICP备15040352号 )
GMT+8, 2025-6-19 13:49 , Processed in 0.140401 second(s), 18 queries .