本篇幅主要為大家介紹氮化鎵 (GaN) 和碳化矽 (SiC) 等寬帶隙半導體器件用作電子開關的優勢,以及如何權衡利弊。主要權衡因素之一是開關損耗,開關損耗會被高 di/dt 和 dv/dt 放大,造成電路噪聲。為了減少電路噪聲,需要認真考慮柵極電阻的選擇,從而不必延長死區時間而造成功率損耗。本文介紹選擇柵極電阻時的考慮因素,如脈衝功率、脈衝時間和溫度、穩定性、寄生電感等。同時,將和大家探討不同類型的柵極電阻及其在該應用中的優缺點。 一、寬帶隙半導體器件的優勢 二、電路設計中的考量因素 典型電路功能中,高邊 (HS) 和低邊 (LS) MOSFET 用作開關器件驅動電感負載。在 HS 開關導通,LS 開關關斷時,電流從電源 Vcc 流向電感器 Lo。反之,在 HS 開關關斷,LS 開關導通時,電感器電流繼續從接地端同步流向 Lo。導通/關斷狀態由柵極電壓定義,柵極電壓的變化影響柵極迴路的充放電。開關時間和相關損耗取決於柵極電容通過柵極電流充放電的速度。柵極電流受驅動電壓柵極電阻和驅動電路整體寄生效應的影響(圖1a)。 ![]() 為了避免同時導通/關斷,需要認真選擇柵極電阻解決方案,如高功率厚膜片式電阻、薄膜 MELF 或高功率背接觸電阻。這類解決方案不需要延長有效轉化為功率損耗的“死區時間”(HS 和 LS 開關導通之間的時間間隔)(圖1b)。 ![]() 選擇柵極電阻技術的基本考慮因素主要包括脈衝功率、脈衝時間和溫度以及穩定性。使用兩個柵極電阻時,通常建議導通柵極電阻值至少是關斷柵極電阻值的兩倍(圖1c)。重要的是注意關斷柵極電阻值,避免漏極(或 IGBT 情況下,集電極)電壓上升發生寄生導通。 ![]() 三、柵極電阻的選型建議 柵極電阻涵蓋多種技術解決方案,包括高功率厚膜片式電阻 (a)、薄膜 MELF 電阻 (b) 和額定功率達 4 W 的薄膜襯底電阻 (c)。柵極電阻選型的其他考慮因素包括元件尺寸、精度、可靠性、元件與 PCB 之間的熱性能以及並聯寄生電感。 ![]() |