2、地平面设计。 将第2层接地板放置在PCB层堆叠中，尽可能靠近电源级位于顶层的组件可提供H场消除、寄生电感降低和噪音屏蔽。 在顶层和第二层地平面之间使用较低的z轴间距以获得最佳图像平面有效性在PCB堆叠规范中指定6密耳层内间距。 输入和输出电容器。 放置降压调节器的CIN，以最小化CIN与电源连接形成的回路面积MOSFET。类似的建议适用于boost和SEPIC监管机构的COUT。电源回路为根据电容器相对于MOSFET的位置分为横向或垂直。 [6] CIN和COUT的地面返回路径应包括局部顶面。连接dc使用多个外部或内部地平面的当前布线。 使用0402或0603外壳尺寸的陶瓷电容器，其低等效串联电感（ESL）位于靠近MOSFET以最小化功率回路寄生电感。 4、电感器和开关节点布置。 将电感器靠近MOSFET放置。最小化切换节点铜多边形面积以减少电容耦合和共模电流。铜应仅占据电感器垫和连接到MOSFET端子所需的最小面积。 使用相邻的接地保护和屏蔽来限制开关节点噪声。 检查电感器的点位置，确保连接到开关节点的绕组端部位于绕组几何结构的底部和内部，并由连接到VOUT（美元）或VIN（提速）。 选择一个电感器，其终端位于封装下方。避免大型垂直侧壁终端可以用作辐射天线。 如有可能，使用电场屏蔽电感器。将屏蔽端子连接到PCB接地层。 闸门驱动轨迹布局。执行以下步骤时，将控制器尽可能靠近功率MOSFET： 以最小的长度和环路面积，将HO和SW的栅极驱动迹线分别布线到高压侧MOSFET栅极和源极端子。 将LO的栅极驱动轨迹直接布线到接地板上方的低端MOSFET栅极最小介电间距。 通过门驱动器的正交布线，最大限度地减少从电源回路到门回路的耦合跟踪。[6] 6、EMI管理 布线EMI滤波器组件，以避免与电感器辐射的电场耦合，以及切换节点。如果不能，请将EMI滤波器放置在转换器板的另一侧与功率级充分分离。 在EMI滤波器下方的所有层上放置断路器，以防止寄生耦合路径影响滤波器的衰减特性。 如果需要，将引导电阻器（最好小于10Ω）与CBOOT串联，以限制MOSFET开启速度，降低开关节点电压转换率、过冲和振铃。启动电阻器改变驱动电流瞬变率，从而降低开关节点电压和电流转换MOSFET开启期间的速率。为了增加灵活性，请考虑使用具有专用源的控制器和门驱动器的槽销。 任何所需的开关节点缓冲电路应根据其瞬态占用最小环路面积每个开关转换处的电流尖峰。将最小封装外形组件连接到软件（通常为电容器），以最小化其天线效应。 使用具有内部接地板的多层PCB，相对于双层设计。避免干扰MOSFET附近的高频电流路径。 考虑使用金属外壳屏蔽来优化辐射EMI性能。屏蔽层覆盖除EMI滤波器外的所有功率级组件，并连接到PCB上的GND，基本上形成带有PCB接地层的法拉第笼。 DC-DC同步降压控制器的实例研究 图4显示了用于汽车或噪声敏感型的同步buck变换器电路的示意图工业应用。该控制器集成电路包括若干改善EMI性能的功能，包括恒定开关频率操作、外部时钟同步和开关节点成形（转换速率控制）通过控制高压侧MOSFET导通。[7]
|
