《集成电路设计VHDL教程》

随着电子技术的个断发展与进步，集成电路的设计方法学也在不断地更新。时至今口传统的手上设计过程已经被先进的电了设计自动化(EDA，ElectronicDesignAutomation)T具所替代。只有以硬件描述语言和逻辑综合为基础的自顶向下的电路设计方法才能满足日趋复杂的集成电路系统设计需求，才能缩短设计周期以满足社会对集成电路系统口益急迫的需求。熟悉并掌握这些现代化设计理念和EDA工具，已成为集成电路和电子系统设计人员必备的-项基本系质。

现代的EDA设计丁具，不无例外地以便件描述语言(HDL，HardwareDescriptionLanguage)作为其设计的输入。因此，掌握EDA工其首先必须学会HDL编。VHDL是美国电气和电子工程师协会制定的标准硬件描述语言(IEEE标准1076)，足世界上第一个标准化的HDL语言，它可用于数字电路与系统的描述、仿真和自动设计。关国国防部要求自1988年9月30日起，美国所有军方研制的专用集成电路(ASIC)必须用VHDL描述。同时,欧美大的集成电路设计生产!家,如 Motorola 等都已经升始使用 VHDL。本书的宗旨是帮助破件设计工程师学习如何用VHDL更好地设计建模。本书对硬件系统设计的每个层次的VHDL描述都将加以指导，包括从设计方法到门级设计实现等各个方面的内容。本书不希望展示每种可能用到的VHDL结构，而是力图告诉设计者如何简洁、高效并日正确地编写硬件系统设计的 VHDL描述。

本书按两个部分组织内容:第1到9章为基础篇，主要介绍了VHDL的基础知识，第10-18章为提高篇，介绍了从设计方法到设计工具等各层面的相关技术。