当前，集成工艺水平的飞速发展使得现场可编程门阵列(Field Programmable Gate Array，FPGA)、数字信号处理器(Digital Signal Proeessor，DSP)以及专用集成电路(Application Specific Integrated Circuit，ASIC)等处理器内核性能得到了较大的提升，表征处理器处理能力的时钟频率呈指数增长。于此同时随着语音数字输入、图像处理和阵列雷达等需大量实时数据处理需求的出现，仅靠单个处理器无法满足大数据量的高速实时处理要求，分布式并行处理成为提高系统性能的有效解决途径，已广泛应用于高速实时信号处理领域。
影响分布式并行处理系统性能的因素主要包括：处理器的性能、处理单元的互联网络以及并行算法和任务的分配。在处理器性能得到保证以及并行算法和任务分配确定的前提下，处理单元之间的互联方式成为系统性能提升的瓶颈。传统并行总线由于其自身缺陷已无法满足系统的互联通信需求，新兴的高速串行传输方式取代并行成为互联通信的主流。其中，串行RapidIO(Serial RapidIO)以其低引脚数，基于报文
交换的互联体系结构，高带宽、低延时、高效率及高可靠性等优点成为嵌入式系统互联的国际标准，为高性能嵌入式系统互联提供了良好的解决方案。文中讨论的重点是分析RapidIO的交换原理并完成了一种基于IDT公司Tsi578芯片的基于交叉开关的可重构组网方案的设计。

1 RapidIO协议概述
RapidIO是一种开放的嵌入式互联标准，由RapidIO行业协会支持开发，并指导其构架的未来发展方向。RapidIO技术最初是由Freescale和Mercury共同研发的一项互连技术，既可作为处理器的前端总线，用与处理器之间的互连，还可作为系统级互连的高效前端总线而使用。19 99年完成第一个标准的制定，当前最新版本为Version2．0。RapidIO已经成为电信，通讯以及嵌入式系统内的芯片与芯片之间，板与板之间的背板互连技术的生力军。
RapidIO操作是基于请求和响应事物的。包是系统中端点器件间的基本通信单元。发起器件或主控器件产生一个请求事物，该事物被发送至目标器件。目标器件产生一个响应事物返回至发起器件来完成该次操作。RapidIO互联定义包括两类技术：面向高性能微处理器及系统互联的并行接口；面向串行背板、DSP和相关串行控制平面应用的串行接口。与以太网协议类似，RapidIO也采用分层结构，由逻辑层、传输层和物理层构成。图1所示为其协议的分层结构。逻辑层规范位于最高层，定义了协议和包的格式，为端点器件发起和完成事物提供必要的信息。传输层规范位于中间层，定义RapidIO地址空间和在端点器件间传输所需的路由信息。物理层规范在整个分层结构的底层，包括器件接口的细节，如包传输机制、流量控制、电气特性和低级错误管理等。